Заявитель:

Н. П. Базаров А. И. Долгов Л. М. Маркович Ю. Г. Раутиан А. М. Тищенко Д. Штерк
Н. П. Базаров А. И. Долгов Л. М. Маркович Ю. Г. Раутиан А. М. Тищенко Д. Штерк

АНАЛОГО-ДИСКРЕТНЫЙ CyjyiMATOP

Номер патента: 296114


Союз Советских Социалистических Республик

ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Зависимое от авт. свидетельства № —■ Заявлено 24.IX.1969 (№ 1365343/18-24)
с присоединением заявки № —

296114

МПК G 06g 7/14

Комитет по делам изобретений и открытий при Совете Министров СССР

Приоритет —
УДК 681.325.54(088.8)

Опубликовано 12.11.1971. Бюллетень № 8 Дата опубликования описания 18.V.1971
Авторы
изобретения Н. П. Базаров, А. И. Долгов, Л. М. Маркович, Ю. Г. Раутиан,
__________________________________________________
|Заяв|А._М._Тищенко_и_|сеесо:|::ная
|_____________________________________|БИБАИО| ЕКА
АНАЛОГО-ДИСКРЕТНЫЙ СУММАТОР
1
Предлагаемое изобретение относится к области вычислительной техники и может
быть использовано при построении аналого-дискретных устройств.
Известен аналого-дискретный сумматор, Содержащий два сумматора аналоговых
величин и пороговую схему. В нем выход первого сумматора аналоговых величин
подключен к входу второго сумматора, выход которого, используемый как выход
аналого-дискретного сумматора, подан на вход пороговой схемы, выход которой, в
свою очередь, подключен к входу второго сумматора аналоговых величин.
Недостатком известного устройства является необходимость большого динамического
Диапазона первого сумматора аналоговых величин. Он должен быть рассчитан на
неискаженное воспроизведение максимальной суммы входных величин.
Вследствие этого на практике приходится либо применять в первом сумматоре
более высоковольтные приборы и соответствующие источники питания, либо снижать
масштаб воспроизведения величин. Это приводит в первом случае к усложнению
конструкции, а во втором — к неудовлетворительному использованию динамического
диапазона сумматора, т. е. к сокращению числа квантованных уровней.
2
В предлагаемом аналого-дискретном сумматоре вход пороговой схемы подключен к
выходу второго сумматора аналоговых величин, ее выход подан на входы первого и
вто-5 poro сумматора, а выход первого сумматора аналоговых величин использован
в качестве выхода аналого-дискретного сумматора. С помощью цепи отрицательной
обратной связи, возбуждаемой при больших значениях сум-10 мы входных величин,
обеспечивается уменьшение результирующего сигнала на входе первого сумматора.
На чертеже представлена блок-схема предлагаемого аналого-дискретного сумматора.
15 Предлагаемое устройство содержит первый и второй сумматоры 1 я 2 аналоговых
величин соответственно, входы 3 и 4 первого сумматора для подачи слагаемых,
выход 5 первого сумматора аналоговых величин, являю-20 щийся выходом аналого-
дискретного сумматора, дополнительные входы 6 и 7 первого и второго сумматоров
аналоговых величин соответственно, выход 8 второго сумматора и пороговую схему
9.
25 Принцип работы сумматора удобнее пояснить применительно к аналого-
дискретному сумматору напряжений с сумматорами аналоговых величин, выполненными
в виде однокаскадных (инвертирующих) усилителей с 30 коэффициентом усиления,
равным единице.


296114

3
Использование инвертирующих усилителей приводит к необходимости применения
двух различных способов кодирования цифровой информации. Если ¿Умни И ¿.¿макс —
ГраНИЦЫ допустимого диапазона изменения уровня кодирующего напряжения, то
дискретному значению величины / соответствует уровень напряжения
¿¿¡= ¿Ашп+ДУУ •/ при первом способе кодирования,
¿7;= ¿Лманс+А^/• / при втором способе.
При использовании на входе аналого-дискретного сумматора одного способа
кодирования информации на его выходе получается информация, закодированная
другим способом.
Аналого-дискретный сумматор реализует получение результата с суммирования
дискретных слагаемых (а^О и Ь^О) по избранному модулю т, т. е. операцию
с=а+Ь, если а-{-Ь<т с —а+Ь— т, если а+Ь^т,
или применительно к принятой аналоговой форме кодирования дискретных величин
получение дискретного уровня выходного напряжения ¿Ус в соответствии с
соотношениями:
при первом способе кодирования информации на входе
ис= ¿Умакс — Д£У- (а+Ь), если ¿У макс “
— и- (а+Ь)>и макс ДfУ■m
¿Ус= ¿¿макс — Д¿У- (а+Ь — т), если ¿7маКс — — Д СУ * (а + Ь) ^¿Умакс А ¿У • иг,
■при втором способе кодирования информации на входе
¿Ус— ¿Умин“ЬД¿У • (а+Ь) , если ¿Уминф"
+Д¿У- (а+Ь) < и МИН +Д и-т и с— ¿Умин+Д ¿У • (а+Ь — т), если ¿У.мин-1-|Д¿У ■
(а+Ь) ^ ¿Умин+ДС'- щ
Сумматор работает следующим образом.
В исходном состоянии выход пороговой схемы 9 не возбужден, и на входы б и 7
подается нулевой уровень напряжения. При подаче на входы 3 и 4 слагаемых а и Ь,
закодированных дискретными уровнями напряжений ишт+\и-а и ¿Умип+ДУУ-б
соответственно, на выходе 5 сумматора 1 устанавливается уровень
¿Умакс    Ди• а — АУ ■ Ь~ ¿¿макс — Д¿У • (а+Ь).
4
Это напряжение поступает на вход сумматора 2, и на его выходе 8 устанавливается
уровень ¿Умпп+Д и-(а+Ь), поступающий, в свою очередь, на вход пороговой схемы
9. Пороговая схема настраивается таким образом, что ее вход возбуждается при
достижении и превышении входным сигналом уровня ¿Упор= ~иыш1+Аи-т. Нетрудно
видеть, что если на выходе 5 сумматора 1 окажется уровень
¿Умакс    Ди■ (а+Ь) д> ¿7 макс    Д ¿У • т,
то на выходе 8 сумматора 2 будет уровень ^тт+Аи-(а+Ь)<иТ101>. При этом выход
пороговой схемы 9 не возбудится и на этом суммирование закончится. На выходе 5
сумматора сохранится уровень напряжения Ус~ ¿¿макс — А1)-(а+Ь). Если же на
выходе 5 сумматора 1 окажется уровень ¿Умакс — — АН-(а+Ь) ^¿Умакс — Ди-т, то
это приведет к возбуждению выхода пороговой схемы 9, что, в свою очередь,
приведет к появлению на входах б и 7 корректирующего уровня напряжения ¿УКОрр.
= —Д¿7-т. После этого (с учетом сигналов, воздействующих на входы 3, 4 и 6) на
выходе 5 сумматора 1 установится уровень напряжения
¿Умакс Аи• (а + Ь — т).
Все это приведет, однако, к изменению установившегося уровня сигнала на выходе
8 сумматора 2, так как изменение уровня напряжения, поступающего на вход
сумматора 2 с выхода 5 сумматора 1, компенсируется изменением уровня напряжения
на входе 7. На этом суммирование заканчивается, и на входе 5 сумматора будет
сохраняться уровень
¿Ус ¿Умакс    Д ¿У ■ (а+6 — ш).
Предмет изобретения
Аналого-дискретный сумматор, содержащий два аналоговых сумматора и пороговый
элемент, отличающийся тем, что, с целью расширения функциональных возможностей
устройства и уменьшения количества оборудования, выход второго аналогового
сумматора соединен с входом порогового элемента, выход порогового элемента
соединен с входами первого и второго аналоговых сумматоров, а выход первого
аналогового сумматора соединен с выходной шиной.


296114
Составитель Н. С. Попов
Редактор Е. В. Семанова ' Техред Е. Борисова    Корректоры: В. Петрова
и Е. Ласточкина
Заказ 1250/7    Изд. № 556    Тираж 473    Подписное
ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР
Москва, Ж-35, Раушская наб., д. 4/5
Типография, пр. Сапунова, 2