Авторы:

ГУЗИК ВЯЧЕСЛАВ ФИЛИППОВИЧ
КРЮКОВ РУДОЛЬФ МИХАЙЛОВИЧ
КРИВОРУЧКО ИВАН МИХАЙЛОВИЧ

Заявитель:

ТАГАНРОГСКИЙ РАДИОТЕХНИЧЕСКИЙ ИНСТИТУТ ИМ. В.Д.КАЛМЫКОВА

Вычислительное устройство цифровой интегрирующей структуры

Номер патента: 703840
Дата публикации: 15.12.1979
Номер заявки: 2518573


3

703840
соответственно, с первым входом узла масштабирования и со вторым
входом регистра подынтегральной функции, 30 . вход второго .узла формирования
сигнала нормализации соединен с выходом сумматора остатка интеграла, выходы •-
соединены, соответственно, со вторым 'входом узла масштабирования и с пер-
35 вым входом регистра остатка интеграла, входы первого счетчика соединены,
соответственно , с третьим входом устройства и со вторым выходом узла
масштабирования, входы пересчетного; уз-ла соединены, соответственно, с первым
входом устройства, с третьим вы-

штабной информациейВ вычислительном устройстве ЦИС выполняется
следующее основное масштабное соотношение:
•! + » (1)
где - двоичный порядок подынтегральной функции;
щ - двоичный порядок приращения ■ ™ , переменной интегрирования; гп двоичный
порядок приращения интеграла. '
Но так как на начальном этапе после ввода начальных данных значение
0, то в этом случае для вычисли-! теплого устройства ЦИС основное мас-

во, содержащее сумматор входных приращений, входы которого соединены,
соответственно, с первым входом устройства и с первым выходом узла Масшта-
' бирования, выход сумматора входных прйращенйй соединен с первым
входом сумматора подынтегральной функции, второй вход которого соединен с
выходом регистра подынтегральной функции, первый вход которого соединен со
вторым выходом узла масштабирования, выход сумматора подынтегральной функции
соединен с первым входом узла умножения, второй вход которого соединен со
вторым входом устройства, выход'узла умножения соединен с первым входом
сумматора остатка интегра-15 Да, второй вход которого соединен с выходом
регистра остатка интеграла, выход сумматора остатка интеграла' ' соединен со
входом узла выделения выходных приращений, введены пересчет- ¿0 ный узел, узлы
формирования сигнала нормализации, два счетчика и элемент ИЙЙ, выход которого
соединён с первым выходом устройства, вход первого узла формирования сигнала
нормализации 25 соединен с выходом сумматора подынтег-1 р ал Ь ной фу и кции,
выходы - соединены, •; ■■ ■
ходом узла масштабирования и с выходом первого счетчика, выходы пересчетного
узла подключены, соответственно,у_ кб второму выходу устройства и к тре--тьему
входу узла масштабирования, -Эходы второго счетчика соединены со-•ответственно
со вторым входом устройства и с четвертым выходом узла мае- .. штабировйния,
выход - подключен к чет-' вертому входу узла масштабирования, входы элемента
ИЛИ соединены с пятым выходом’узла масштабирования, с первый выходом узла
выделения выходных приращений и с выходом перврго счет- 55 чйка, третий вход
регистра подынтегральной Функции соединен с третьи», входом устройства, второй
вход регистра остатка интеграла подключен ’ к шестому выходу узла масштабирова-
60 ния, пятый и шестой входы которого соединены, соответственно, со
вторым выходом узла выделения выходных при-’ .ращений и с Четвертым входом
устройства, седьмой выход узла масштабиро- 65 вания подключен к третьему
выходу устройства.
Схема предлагаемого вычислительного устройства представлена на чертеже и
содержит сумматор 1 входных приращений, сумматор 2 подынтегральной функции,
регистр 3 подынтегральной функции, узел 4 формирования сигнала нормализации,
узел 5 умножения, сумматор 6 остатка интеграла, регистр 7 остатка интеграла,
узел 8 формирования сигнала нормализации, узел 9 выделения выходных приращений,
счетчик 10, пересчетный узел 11, узел 12 масштабирования, счетчик 13, эДемент
14 (ИЛИ, входы 15, 16, 17 устройства, выход 18, вход 19, выходы 20,. 21 уст-
; ройства.
Устройство работает следующим образом .
Перед началом вычислений со входа. 17 вводятся в двоичном коде начальные данные
мантиссы подынтегральной функций - в регистр 3 и двоичного
порядка подынтегральной функции — в счетчик 10. \
После ввода начальных данных во все вычислительные устройства ЦИС начинается
второй этап - этап обмена масштабное соотношение примет вид; т ^ =
= тД5.
На этом этапе двоичный порядок подынтегральной функции считывается
последовательным кодом со счетчика 10 й поступает на вхЪд узла 11 и,
как значение двоичного порядка приращений интеграла, через элемент 14 ИЛИ -
на выход 21. В зависимости от структурной ’ схемы решаемой задачи двоичный
порядок приращения интеграла-данного К-го вычислительного устройства
поступает на вход 15 или 16 '* последующих' 1 вычислительных устройств ЦИС.
Одновременно на входы 15 и 16 данного К-го вычислительного устройства
поступают двоичные порядки приращений интегралов с выходов 21 "предыдущих"
вычислительных устройств.
Если Двоичный порядок приращения интеграла поступает на вход 16 данного
вычислительного устройства, то он является двоичным порядком прираще-


7

703840

8

Если из узла 8 поступает    сигнал.    единицу,значения    в узле 11 уменьшают-
о том, что мантисса остатка    интеграла    ся на единицу, а    значение
порядка при-
нормализована или на входе 19 появит- ращения интеграла увеличивается на ся
масштабный сигнал, а значение по- единицу, что осуществляется подачей рядка
приращения будет все еще меньше на выход 21 значения '' + которая руля, то узел
12 выдаст управляющие 5 поступает либо в узел 11, либо в счет-сигналы на входы
счетчиков 10 и 13,    чик 13 ''последующих'' вычислитель-
регистра 3 и узла 11. При этом двойч-    ных устройств. Эти действия продолжа-
ный порядок подынтегральной    функций    тотсй до тех пор,    пока исчезнут
сигна-
увёличится на единицу, мантисса под-    лы и из узла 11,    и на входе 19.
интегральной функции сдвигается на ю После выполнения третьего уровня один
разряд вправо, значения в узле    алгоритма снова проверяется выполнение
11 уменьшатся на единицу, а значение масштабных условий первого и второго
порядка приращения переменной интег- 1 уровня и, после выполнения
масштабных рирования увеличится на единицу. Все условий на Всех уровнях, узел
12 выда-эти действия повторяются до тех пор, ^ ет сигнал об окончании
масштабирования пока значение порядка приращения пере-    на выход 20. После
окончания масшта-
менной интегрирования не станет рав-    бирований во всех вычислительных устным
нулю.    ройствах ДИС начинается этап выполне-
После отработки в нуль порядка    ния арифметических операций.
приращения переменной интегрирования    , На этом этапе одноразрядные прира-
выполняется второй уровень алгоритма ^ щения поступают со входа 15 на вход
автоматического масштабирования, на    сумматора 1. Узел 12 производит под-
котором производится нормализация    счет количества сдвигов мантиссы и
мантисс подынтегральной функции.    при совпадении количества сдвигов со
Узел 12 масштабирования произво- __ значением масштабных счетчиков узла 11 дит
анализ, значений масштабных счет-^    выдает управляющий сигнал на вход сум-
чиков узла 13 и, если эти значения    матора 1, который разрешает суммирова-
больше п=1, а также узлы 4 и 8 выдают ние соответствующих входных приращений
Ьйгналы о том, что мантиссы подынтег- Сулела приращений с выхода сумматора
1 ральной функции и остатка интеграла    поступает на вход сумматора 2, на дру-
не нормализованы, и на входе 19 отсут- 0 той вход которого поступает мантисса
ствует обратный масштабный сигнал,    подынтегральной функции. Полученное
узел 12 выдает управляющие сигналы    новое значение мантиссы подынтеграль-
в счетчик 10, регистры 3 и 7, в узел    ,ной Функции с выхода сумматора 2
11 и через элемент 14 ИЛИ на выХод 211; поступает на вход узла умножения 5 и
Прй этом мантиссы подынтегральной 35 через узел 4 на вход регистра 3. в функции
и остатка интеграла сдви- -    узле 5 происходит умножение мантиссы
гаются на один разряд влево, значения подынтегральной функции на приращение
порядка подынтегральной функции и по- переменной интегрирования,
поступаю-. рядка' приращения интеграла'уменьшают- щее со входа 16 на вход узла
5. Полу-ся на, единицу, а значения в узле 11    40    чённое в
результате    умножения    некван-
увеличиваются.на единицу. Эти дейст-    Тованное
приращение    интеграла    посту-
ВиЯ продолжаются До тех пор, пока хотя лает на вход сумматора б, на второй бы
одно из вышеперечисленных !усйовий    вход которого поступает значение ос-
перестанет выполняться.    татка интеграла предыдущего шага ре-
По еле этого проверяется выполнение 45 шения с выхода регистра 7. Полученная
условий первого уровня, т.к. при норма*    в сумматоре 6
сумма    поступает    в узел
лизации значение порядка приращения    9 и через узел 8 на    вход регистра 7.
переменной интегрирования может иэме-    Узел 9 производит квантование этой
ниться, и, после выполнения условий    суммы и выделение выходных приращений
первого и'второго уровня осчществляет-^р через элемент 14 ИЛИ на выход 21.
Оя переход к третьему уровню. длгорит-    После выполнения математических
ма, на котором производится контроль операций производится контроль регист-за
выходом приращения за старшие раз-1 ра 3 подынтегральной-функции узлом "ряды
мантиссы подынтегральной функции . 4 и, в случае его переполнения, узел в
данном вычислительном устройстве -- 4 выдает соответствующий сигнал в ч и за
младшие разряды в "следующем'' *>:> узел 12, который выдает управляющие В' этом
случае при наличии управляюще- сигналы для отработки переполнения' го сигнала
из узла 11 или при наличии в счетчик 10,регистры 3 и 7, узел 11 обратного
масштабного сигнала на вхо- и через элемент 14 ИЛИ на выход 21, де 19 узел 12
выдает управляющие сиг- При этом происходит сдвиг вправо на налы в счетчик 10,
узел 11, регистры ¿0 один разряд мантисс подынтегральной 3 и 7 и через элемент
14 ИЛИ на выход ; функции и остатка интеграла, умень-21. При этом мантиссы
подынтегральной шение на единицу значений в Узле-11 функции и остатка интеграла
сдвигают- и увеличение на единицу порядка под-ся на один разряд вправо, порядок
под* ынтегральной функции и порядка при-ынтегральной функции увеличивается на
65 ращения интеграла.


9

703840

10

После обработки переполнения начинается этап масштабирования. На. этом этапе из
узла 9 на вход узла 12 поступает сигнал» свидетельствующий либо о налйчии, либо
об отсутствии выходного приращения, полученного' 5 после выполнения
математических операций. В случае, если поступает'’сигнал об отсутствии
выходного прираще-ния,то это свидетельствует, о том, что значения мантисс
подынтегральной функции и остатка интеграла не нормализованы и узел 12 включает
алгоритм автоматического масштабирования, причем алгоритм включается сразу
со второго уровня, на котором осущест- . _ вляется нормализация, а далее работа
13 алгоритма аналогична работе этого же алгоритма на этапе начального
масштабирования, которая•описана выше. »■После окончания масштабирования
узел 12 выдает сигнал на выход 20.    **    20
В случае же, если из узла 9 поступает сигнал о наличии выходного приращения, то
изменение масштабных соотношений в данном вычислительном устройстве не
происходит и узел 12    25
выдает на выход 20 сигнал об окончании масштабирования.
После проведения масштабирования во всех "вычислительных устройствах, в которых
отсутствовали выходные    30
приращения, начинается снова этап выполнения арифметических операций, и далее
этапы выполнения арифметических операций, обработки переполнения "и
масштабирования повторяются.    35
. Формула изобретения
Вычислительное устройство цифро- 40 вой интегрирующей структуры, содержащее
сумматор входных приращений, входы которого соединены соответственно с первым
входом устройства и с первым выходом узла масштабирова- 45 ния, выход сумматора
входных приращений соединен с первым входом сумматора подынтегральной функции,
второй вход которого соединен с выходом регистра подынтегральной функции, перт-
г50 вый вход которого соединен со вторым выходом узла .масштабирования,
выход сумматора подынтегральной функции -соединен с первым входом узла
умножения, второй вход которого соединен _ со вторым входом устройства,
выход узла умножения соединен с первым входом сумматора остатка интеграла,’
' второй вход которого соединен с выходом регистра остатка интеграла, выход
сумматора остатка интеграла сое- 60 динен со входом узла выделения выходных
приращений, отличающее-
с я тем, что, с целью повышения.производительности и'точности за счет
автоматизации этапа масштабирования, в него введены пёресчетный узел, узлы
формирования сигнала нормализации, два счетчика и элемент ИЛИ, выход которого
соединен с первым выходом устройства, вход первого узла формирования сигнала
нормализации соединен с выходом сумматора подынтегральной функции, выходы —.
соединены соответственно с первым входом узла масштабирования и со вторым
входом регист ра подынтегральной функции, вход второго узла формирования
сигнала нормализации соединен с выходом сумматора остатка интеграла, выходы —
соединены соответственно со вторым входом узла масштабирования и с первым
входом регистра остатка интеграла, входы первого счетчика соединены
соответственно с третьим входом устройства и со вторым выходом узла
масштабирования, входы пересчетного узла соединены соответственно с первым
входом устройства, с третьим выходом узла масштабирования и с выходом
первого 'счетчика, выходы пересчетного узла подключены соответственно ко
второму выходу устройства, и к третьему входу узла масштабирования, входа
второго счетчика соединены соответственно со вторым входом устройства и с
четвертым выходом узла -масштабирования, выход - подключен к четвертому входу
узла масштабирования, входа элемента ИЛИ соединены с пятым выходом ;узла
масштабирования, с первым выходом узла выделения выходных приращений й с
выходом первого счетчика, третий вход регистра подынтегральной функции соединен
с третьим входом устройства, второй вход регистра остатка интеграла подключен'к
шестому выходу узла масштабирования, пятый и шестой входы которого соединены
соответственно со вторым выходом узла выделения выходных приращений и с
четвертым входом устройства,седьмой выход узла масштабирования подключен • к
третьему выходу устройства.
Источники информации, принятые во внимание при экспертизе
1.    Авторское свидетельство СССР № 551669, кл. й Об а 1/02, 1974.
2.    Гуэик В. Ф., Крюков Р. М., Зеников А. К. Вычислительное устройство
параллельной цифровой интегрирующей машины. Сборник '’Цифровые модели и
интегрирующие', структуры’ ' . Труды Межвузовской научной конференции по теории
и принципам построения цифровых моделей и цифровых интегрирующих
машин..Таганрог, 1970,
стр. 507 - 517 (прототип).


703840

Составитель А. Жеренов
Редактор М. Минаев Техред н.Бабурка    Корректор Б.Лука
Заказ 7775/43    Тираж 780    Подписное
ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035,
Москва, Ж-35, Раушская наб., д. 4/5
г. Ужгород, уЛ. Проектная, 4

Филиал ППП 1'Патент'',